(19)日本国特許庁(JP)

(51) Int C1 8

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-177527

(43)公開日 平成10年(1998)6月30日

(31/111.CL		C . This follows:	* *					
G06F 12	2/16	3 4 0	G06F	12/16	3401	M		
1	1/26			1/00	3 3 0 1)		
1	1/30				341	L		
G11C 16	6/02		G11C	17/00	601	P		
				612F				
			審査請求	未請求	請求項の数 9	OL	(全 9	頁)
(21)出顧番号		特願平9-269933	(71)出願人	0000052	223		-	
				富士通	株式会社			
(22) 山願日		平成9年(1997)10月2日		神奈川県川崎市中原区上小川中4丁目1番				
				1号				
(31)優先権主張番号		特願平8-273564	(72)発明者	小柳	学一			
(32)優先日		平 8 (1996)10月16日		神奈川	県川崎市中原区上小田中4丁目1番			

FΙ

(72)発明者 清水 俊幸

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

1号 富士通株式会社内

(74)代理人 弁理士 長澤 俊一郎 (外1名)

(54) 【発明の名称】 フラッシュメモリにおけるデータ書き込み/読み出し方法およびフラッシュメモリを用いた記憶 装置

(57)【要約】

(33)優先權主張国


【課題】 データ更新中に電源断になっても、情報が失われたり不正な値になってしまうことがないようにすること。

日本(JP)

離別記号

【解決手段】 フラッシュメモリ1にデータを書き込む際、ブロック0.1のマジックナンバを調べ、マジックナンバが共に正しい値のとき、両方のブロックのシーケンシャルナンバを比較して小さい方のブロックを選択し、該ブロックを消去してデータを書き込む。次にそのブロックのシーケンシャル番号に、他方のブロックにマジックナンバを書き込み、最後にータを読みだす際には、ブロック0,1のマジックナンバを調べ、マジックナンバがともに正しい値のとき、シーケンャルナンバの値の大きいブロックから読み出す。また、マジックナンバが正しくない場合には、そのブロックのシーケンシャルナンバを0として上記処理を行う。

本発明の原理構成図



【特許請求の範囲】

【請求項1】 プロック毎に消去ができ、バイト毎にむ き込みができるフラッシュメモリのデータ更新方法であ って、

フラッシュメモリを2つのブロックに分割し、一つの記 憶すべきデータ単位をフラッシュメモリの2つのブロッ クに交互に書き込み、

データ読み出し時、2つのブロックに格納されたデータ 単位の内、正常に書き込みが行われた最新のデータ単位 を読み出すことを特徴とするフラッシュメモリのデータ 更新方法。

【請求項2】 ブロック毎に消去ができ、バイト毎に書 き込みができるフラッシュメモリを用いた記憶装置であ って、

フラッシュメモリを2つのブロックに分割し、

一つの記憶すべきデータ単位を上記2つのブロックに交 互に書き込み、2つのブロックに格納されたデータ単位 の内、正常に書き込みが行われた最新のデータ単位を読 み出す、書き込み/読み出し手段を設けたことを特徴と するフラッシュメモリを用いた記憶装置。

【請求項3】 フラッシュメモリの各ブロックは、デー タが有効であることを示すマジックナンバと、データの 書き込み履歴を示すシーケンシャルナンバからなるヘッ ダ領域を備えており、

書き込み/読み出し手段は上記マジックナンバと、シー ケンシャルナンバを調べてデータ単位の書き込み、読み 出しを行うことを特徴とする請求項2のフラッシュメモ リを用いた記憶装置。

【請求項4】 上記書き込み/読み出し手段がフラッシ ュメモリに格納されたデータ単位を読み出す際、2つの ブロックのヘッダ領域に格納されたマジックナンバを調 べ、マジックナンバの一方が正しい値であるとき、マジ ックナンバの正しい値であるブロックから読み出すこと を特徴とする請求項3のフラッシュメモリを用いた記憶 装置。

【請求項5】 上記書き込み/読み出し手段がフラッシ ュメモリに格納されたデータ単位を読み出す際、2つの ブロックのヘッダ領域に格納されたマジックナンバを調 べ、マジックナンバがともに正しい値のとき、書き込み 履歴を示すシーケンャルナンバの値の大きいブロックか 40 ら読み出すことを特徴とする請求項3, 4のフラッシュ メモリを用いた記憶装置。

【請求項6】 上記書き込み/読み出し手段がフラッシ ュメモリにデータ単位を書き込む際、2つのブロックの ヘッダ領域に格納されたマジックナンバを調べ、マジッ クナンバがともに正しい値でないとき、第1のブロック を選択してそのブロックを消去して書き込むべきデータ 単位を第1のブロックに書き込み、ついで該ブロックの ヘッダ領域のシーケンシャル番号に1を書き込み、最後 に、該プロックのヘッダ領域にマジックナンバを書き込 50 シュメモリを用いた記憶装置に関するものである。

むことを特徴とする請求項3,4または請求項5のフラ ッシュメモリを用いた記憶装置。

【請求項7】 上記書き込み/読み出し手段がフラッシ ュメモリにデータ単位を書き込む際、2つのプロックの ヘッダ領域に格納されたマジックナンバを調べ、マジッ クナンバの一方のみが正しい値のとき、マジックナンバ が正しい値でない方のブロックを選択して、該ブロック を消去して、書き込むべきデータ単位を上記ブロックに 書き込み、ついで該ブロックのヘッダ領域のシーケンシ ャル番号に、他方のブロックのヘッダ領域に記憶されて いるシーケンシャル番号に1を加えた値を書き込み、最 後に、上記ブロックのヘッダ領域にマジックナンバを書 き込むことを特徴とする請求項3,4,5または請求項 6のフラッシュメモリを用いた記憶装置。

【請求項8】 上記書き込み/読み出し手段がフラッシ ュメモリにデータ単位を書き込む際、2つのブロックの ヘッダ領域に格納されたマジックナンバを調べ、マジッ クナンバが共に正しい値のとき、両方のブロックからシ ーケンシャルナンバを読み出して比較し、シーケンシャ 20 ルナンバの値が小さい方のブロックを選択し、該ブロッ クを消去して書き込むべきデータ単位を書き込み、 ついで該ブロックのヘッダ領域のシーケンシャル番号 に、他方のブロックのヘッダ領域に記憶されているシー

ケンシャル番号に1を加えた値を書き込み、最後に、上 記ブロックのヘッダ領域にマジックナンバを書き込むこ とを特徴とする請求項3、4、5または請求項6のフラ ッシュメモリを用いた記憶装置。

【請求項9】 プロック毎に消去ができ、バイト毎に書 き込みができるフラッシュメモリのデータ書き込み/読 30 み出しプログラムを記録した媒体であって、

上記プログラムは、一つの記憶すべきデータ単位を2つ に分割されたフラッシュメモリの各ブロックに交互に書 き込み、

データ読み出し時、2つのブロックに格納されたデータ 単位の内、正常に書き込みが行われた最新のデータ単位 を読み出すことを特徴とするフラッシュメモリのデータ **書き込み/読み出しプログラムを記録した媒体。**

【発明の詳細な説明】

[0001]

【発明の属する技術分野】パソコン、ワークステーショ ン、汎用計算機、スーパーコンピュータ、携帯端末、携 帯電話等を含むコンピュータ、通信機器の内部で、電源 を切っても記憶内容が消えることがないフラッシュメモ リが多用されるようになってきている。本発明は上記し たフラッシュメモリにおけるデータの書き込み/読み出 し方法およびフラッシュメモリを用いた記憶装置に関 し、特に本発明は、書き込み途中で突然の電源断が発生 しても記憶内容が失われることがないフラッシュメモリ におけるデータの書き込み/読み出し方法およびフラッ

:3

[0002]

【従来の技術】フラッシュメモリは、それ自身、電源を 切っても記憶が消えない性質を持つメモリデバイスであ り、従来から携帯電話などの小型電子機器の内部設定値 の記憶や、固定ディスク装置に置き換えて使用できる半 導体ディスク等に応用されている。上記した従来のフラ ッシュメモリの応用においては、フラッシュメモリへの データの書き込み途中における突然の電源断の発生につ いては考慮されておらず、最悪の場合にはそれまでにフ ラッシュメモリに書き込んだ設定値が失われて装置が起 10 動しないなどの影響を及ぼす可能性があった。

[0003]

【発明が解決しようとする課題】フラッシュメモリへの データの書き込みは、通常、チップ全体または全体をい くつかの部分に分割したブロック単位に消去したのち、 1バイト毎のデータを書き込んでいく。このため、フラ ッシュメモリのデータを更新する際に、消去を行った直 後またはデータを書き込んでいる最中に電源断が発生す ると、更新前のデータは消去されたが新しいデータが書 き込まれずに装置が停止することとなる。したがっ て、、次に装置を起動してデータを読もうとした時に一 貫性が失われて情報が失われるしまう。本発明は上記し た従来技術の問題点を考慮してなされたものであって、 その目的とするところは、データ更新中に電源断になっ ても、情報が失われたり不正な値になってしまうことが ないフラッシュメモリにおけるデータの書き込み/読み 出し方法およびフラッシュメモリを用いた記憶装置を提 供することである。

【課題を解決するための手段】図1は本発明の原理図で

[0004]

ある。同図は原理動作を示すため、一つのデータ単位を 扱う記憶装置として構成されている。同図において、1 はフラッシュメモリであり、フラッシュメモリ1はブロ ック0とブロック1の2つのブロックから構成されてお り、フラッシュメモリ1の各プロック0、1には、デー タの書き込み順序を示すシーケンシャル・ナンバと、デ ータが有効であるか否かを管理するためのマジック・ナ ンバと、実際のデータが書き込まれる。 2 はフラッシュ メモリを消去したり、フラッシュメモリに、データ、シ ーケンシャル・ナンバ、マジック・ナンバを書き込む消 去・書き込み手段、3はマジック・ナンバが正しい値で あるか否かを調べるマジック・ナンバ検査手段である。 【0005】4、4′、6はセレクタ手段であり、セレ クタ手段4、4、はマジック・ナンバ検査手段3により マジック・ナンバが正しいと判断された場合には、フラ ッシュメモリ1から読み出されたシーケンシャル・ナン バを選択して出力し、マジック・ナンバが正しくない場 合、"0"を選択して出力する。セレクタ手段6は、後 述する比較手段5の比較結果に基づき、上記セレクタ手 段4.4'が出力するシーケンシャル・ナンバの値の大 50 ブロック 0.1 のシーケンシャルナンバの内、大きい方

きい方のフラッシュメモリ1のブロックからデータを読 み出す。

【0006】5は比較手段であり、比較手段5はセレク タ手段4,4'の出力を比較する。そして、その比較結 果に基づき次のようにしてフラッシュメモリ1からのデ ータの読み出し、消去、書き込みが行われる。

データの読み出し時、セレクタ手段4,4'が出力 するシーケンシャル・ナンバの内、シーケンシャル・ナ ンバが大きい方のフラッシュメモリ1のブロックをセレ クタ手段6により選択し、そのブロックからデータを読 み出す。

データの書き込み時、セレクタ手段4, 4'が出力 するシーケンシャル・ナンバの内、シーケンシャル・ナ ンバが小さい方のフラッシュメモリ1のブロックを消去 してデータを書き込む。また、ブロック0、1のシーケ ンシャルナンバの内、大きい方のシーケンシャルナンバ の値を+1して、データを書き込んだブロックにシーケ ンシャルナンバの値を書き込む。

【0007】次に、本発明により〔書き込み〕、〔読み 出し〕を繰り返して行ったときの動作を説明する。な お、初期状態では、フラッシュメモリ1の値は全て0xFF である。また、マジック・ナンバの値は任意の特定値を 用いることができるが、ここでは、0x12345678(32bit) とする。シーケンシャル番号は、4バイト(32bit)で表 される整数でヘッダに書き込まれものとする。次に図2 ~図7により、本発明において、むき込み、読み出しを 繰り返して行う場合の動作を説明する。

【0008】(a) データAの書き込み

初期状態においては、図2に示すように、フラッシュメ モリ1のそれぞれのブロックのマジックナンバはどちら もOxFFFFFFFであり、正しい値ではない。マジックナン バの値が正しくない時、図1にセレクタ手段4,4' は"0"を選択する。すなわち、シーケンシャルナンバ は"0"と見なされる。このようにすれば、"0"より 小さい小さい値はないので、データの書き込み時、マジ ックナンバの正しくない方のプロックが消去され、デー タが書き込まれることとなる (図1に示すようにシーケ ンシャルナンバの値の小さい方のブロックにデータが書 き込まれるため)。また、データの読み出し時には、マ ジックナンバの正しい方のブロックからデータが読み出 されることとなる(図1に示すようにシーケンシャルナ ンバの大きい方のブロックからデータが読み出されるた

【0009】最初は、マジックナンバが両ブロックとも 正しくないので、どちらも0と見なされ、比較の結果は どちらでもよいが、ここではデータを書き込むブロック として、ブロック0を選択するとする。ブロック0が選 択されると、図2に示すように、消去・むき込み手段2 はブロックOを消去し、データAを書き込む。ついで、

の値0を+1して1を得て、ブロック0のシーケンシャルナンバに1を書き込む。最後にマジックナンバ0x1234 5678をブロック0に書き込む。

【0010】(b) データの読み出し

図3に示すように、ブロック 0 のマジックナンバは正しいので、セレクタ手段 4 を介してブロック 0 のシーケンシャルナンバは1 と読み出される。また、ブロック 1 のマジックナンバは正しくないので、セレクタ手段 4'によりブロック 1 のシーケンシャル番号は 0 とみなされる。比較手段 5 はこれらを比較し、セレクタ手段 6 が、シーケンシャルナンバの値の大きい方のブロック 0 を選択し、ブロック 0 に書き込まれたデータ A が読み出される。

【0011】(c) データBの書き込み (データA→Bへの内容更新)

図3に示すようにフラッシュメモリ1のブロック0にデ ータAが書き込まれた状態からフラッシュメモリ1の内 容をデータBに更新する場合は、図4に示すようにシー ケンシャルナンバが0と見なされるブロック1に新たな データ B が書き込まれ、ブロック 1 のシーケンシャルナ ンバに2が設定される。すなわち、次のようにしてデー タBがむき込まれる。 ブロック 0 のマジックナンバは正 しいので、ブロック0のシーケンシャルナンバは1と読 み出され、また、ブロック1のマジックナンバは正しく ないので、0と見なされる。比較手段5はこれらを比較 して、図4に示すように、シーケンシャルナンバの値の 小さい方のブロックであるブロック1を選択し、ブロッ ク1を消去してデータBを書き込む。ついで、ブロック 0.1のシーケンシャルナンバの内、大きい方の値1に 1を加えて2を得て、ブロック1のシーケンシャルナン バに2を書き込む。最後にブロック1にマジックナンバ 0x12345678を書き込む。

【0012】(d) データの読み出し

図4に示すデータA、Bが書き込まれたフラッシュメモリ1からのデータの読み出しは次のように行われる。図5に示すように、ブロック0のマジックナンバは正しいので、シーケンシャルナンバは1と読み出される。また、ブロック1のマジックナンバも正しいので、ブロック1のマジックナンバも正しいので、ブロック1のシーケンシャル番号は2と読み出される。比較手段5はこれらを比較して、シーケンシャルナンバの値の大きい方のブロック1が選択され、ブロック1に書き込まれたデータBが読み出される。すなわち、新たに更新されたデータBが読み出され、データがA→Bに更新されたように読み出される。ここで、データBの着込み中に電源断になると、更新データBの書き込みは中断されデータBは書き込みが不完全となるが、ブロック0のデータAが残っており、データが消えてしまうことがない

【0013】(e) データCの書き込み (データB→Cへの内容更新)

図5に示すようにフラッシュメモリ1のブロック0,1 にそれぞれデータA,Bが書き込まれた状態からフラッ シュメモリ1の内容をデータCに更新する場合は、図6 に示すようにシーケンシャルナンバが1と見なされるブ ロック0に新たなデータCが書き込まれ、ブロック0の シーケンシャルナンバに3が設定される。すなわち、次 のようにしてデータCがむき込まれる。ブロック0のマ ジックナンバは正しいので、ブロック0のシーケンシャ ルナンバは1と読み出され、また、ブロック1のマジッ クナンバは正しいので、2と読み出される。比較手段5 はこれらを比較して、図6に示すように、シーケンシャ ルナンバの値の小さい方のブロックであるブロック0を 選択し、ブロック0を消去してデータCをむき込む。つ いで、ブロック 0, 1のシーケンシャルナンバの内、大 きい方の値2に1を加えて3を得て、ブロック0のシー ケンシャルナンバに3を書き込む。最後にブロック0に マジックナンバ0x12345678を書き込む。

6

【0014】(f) データの読み出し

図6に示すデータB、Cが書き込まれたフラッシュメモリ1からのデータの読み出しは次のように行われる。図7に示すように、ブロック0のマジックナンバは正しいので、シーケンシャルナンバは3と読み出される。また、ブロック1のマジックナンバも正しいので、ブロック1のマジックナンバも正しいので、ブロック1のシーケンシャル番号は2と読み出される。比較手段5はこれらを比較して、シーケンシャルナンバの値の大きい方のブロック0が選択され、ブロック9に書き込まれたデータCが読み出される。すなわち、新たに書き込まれたデータCが読み出され、データが $B \to C$ に更新されたように読み出される。

【0015】以上の操作を繰り返すことで、常に更新されたデータが正しく読み出される。以上の過程のどこかの操作で、突然の電源断などで処理が不完全のままになってしまった場合、上記したように、2つのブロックの内の一方しか消去/書き込み操作をしておらず、しかも、マジックナンバおよびシーケンシャルナンバにより、それぞれのブロックのデータのどちらが正しいもので、かつ新しいものかを管理しているので、データが近いかれたり内容が破壊されてしまうことがない。例えば、図6において、データCを書き込んだのち、シーケンシャルナンバを書き込んでいるときに電源断が発生した場合であっても、マジックナンバは最後に書き込まれるので、マジックナンバが正しい値にならずそのデータが正しいものと認識されることがない。

【0016】以上のように本発明は次のようにして前記課題を解決する。

(1) ブロック毎に消去ができ、バイト毎に書き込みができるフラッシュメモリにおいて、一つの記憶すべきデータ単位をフラッシュメモリの2つのブロックに交互に書き込み、データ読み出し時、2つのブロックに格納さ かたデータ単位の内、正常に書き込みが行われた最新の

データ単位を読み出す。

(2) フラッシュメモリの各ブロックに、データが有効であることを示すマジックナンバと、データの書き込み履歴を示すシーケンシャルナンバからなるヘッダ領域を設け、上記マジックナンバと、シーケンシャルナンバを調べてデータ単位の書き込み、読み出しを行う。

(3) フラッシュメモリに格納されたデータ単位を読み出す際、2つのブロックのヘッダ領域に格納されたマジックナンバを調べ、マジックナンバの一方が正しい値であるとき、マジックナンバの正しい値であるブロックから読み出す。

(4) フラッシュメモリに格納されたデータ単位を読み出す際、2つのブロックのヘッダ領域に格納されたマジックナンバを調べ、マジックナンバがともに正しい値のとき、書き込み履歴を示すシーケンャルナンバの値の大きいブロックから読み出す。

【0017】(5)フラッシュメモリにデータ単位を書き込む際、2つのブロックのヘッダ領域に格納されたマジックナンバを調べ、マジックナンバがともに正しい値でないとき、第1のブロックを選択してそのブロックを消去して書き込むべきデータ単位を第1のブロックに書き込み、ついで該ブロックのヘッダ領域のシーケンシャル番号に1を書き込み、最後に、該ブロックのヘッダ領域にマジックナンバを書き込む。

(6) フラッシュメモリにデータ単位を書き込む際、2 つのブロックのヘッダ領域に格納されたマジックナンバを調べ、マジックナンバの一方のみが正しい値のとき、マジックナンバが正しい値でない方のブロックを選択して、該ブロックを消去して、書き込むべきデータ単位を上記ブロックに書き込む。ついで該ブロックのヘッダ領域のシーケンシャル番号に、他方のブロックのヘッダ領域に記憶されているシーケンシャル番号に1を加えた値を書き込み、最後に、上記ブロックのヘッダ領域にマジックナンバを書き込む。

(7) フラッシュメモリにデータ単位を書き込む際、2 つのブロックのヘッダ領域に格納されたマジックナンバを調べ、マジックナンバが共に正しい値のとき、両方のブロックからシーケンシャルナンバを読み出して比較し、シーケンシャルナンバの値が小さい方のブロックを選択し、該ブロックを消去して書き込むべきデータ単位を書き込む。ついで該ブロックのヘッダ領域のシーケンシャル番号に、他方のブロックのヘッダ領域に記憶されているシーケンシャル番号に1を加えた値を書き込み、最後に、上記ブロックのヘッダ領域にマジックナンバを書き込む。

[0018]

【発明の実施の形態】次に、計算機のシステムのシステム制御装置において、システムの構成情報などのデータをフラッシュメモリにより散定する実施例について説明する。なお、以下の説明では、ソフトウェアによりフラ

ッシュメモリの消去、書き込み操作に行う場合ついて説明するが、本発明は、ハードウェアにより実現することもできる。

【0019】図8は本発明の実施例のシステムの構成を 示す図である。同図において、10は計算機システム、 11はホスト計算機であり、ホスト計算機11は計算機 システム10のシステム制御装置12内に設けられたホ ストインタフェース12bを介して計算機システム10 と接続されている。計算機システム10において、12 はシステム制御装置であり、システム制御装置12はマ イククロプロセッサ12aと、前記ホストインタフェー ス12bと、前記システム構成情報等を記憶するフラッ シュメモリ12cと、複数の演算装置13およびネット ワーク装置14と接続される制御インタフェース12 d を備えている。演算装置13はネットワーク装置14を 介して相互に接続されており、演算装置13により各種 処理が行われる。また、15は、プリンタ、キーボー ド、ディスプレイ、外部記憶装置等の各種I/O装置で ある。

【0020】上記計算機システム10のシステム制御装置12においては、計算機システム10の電源制御やエラー監視などの機能を実現するため、システム構成要素(演算装置13やI/O装置15)の数や種類を記憶しておかなければならない。システムの構成の変更や増設の際には、この設定値は変更されるが、この情報が失われるとシステム全体の起動/停止やエラー監視が不可能となり、重大な支障をきたす。そこで、本実施例においては、上記フラッシュメモリ12cを前記したようにブロック0、ブロック1に分け、それぞれのブロックに交互に上記システム構成要素の数や種類に関するデータを 書き込み、また、それぞれのブロックから交互に上記データを読み出す。

【0021】図9、図10は本実施例におけるデータの書き込み/読み出し処理を示すフローチャートであり、同図を参照しながら本実施例の処理を説明する。フラッシュメモリ12cに上記システム構成要素の数や種類に関するデータを書き込む際、ホスト計算機11はシステム制御装置12に対して設定データを書き込むコマンドを発行し、上記システム構成要素の数や種類に関するデータを送る。上記コマンドとデータはシステム制御装置12のホストインタフェース12bで受信され、マイクロプロセッサ12aは上記データをフラッシュメモリ12cに書き込む。

【0022】図9は上記データを書き込む際のフローチャートである。データの書き込み時、まず、マイクロプロセッサ12aは、フラッシュメモリ12cのブロック0のマジックナンバを読み出してメモリ等の記憶領域magic0に書き込む(図9のステップS1)。ついで、magic0に書き込まれたブロック0のマジックナンバが0x1234505678であるか否かを確認する(ステップS2)。ブロッ

ク 0 のマジックナンバが正しい値であると(上記0x1234 5678に等しい)、ステップS 4 に進み、マイクロプロセッサ 1 2 a は、ブロック 0 のシーケンシャルナンバを読み出して、記憶領域seq0に書き込む。また、マジックナンバが正しい値でない場合には(上記0x12345678に等しくない)、記憶領域seq0に 0 を書き込み、ステップS 5 に進む。ステップS 5 において、ブロック 1 のマジックナンバを読み出して、記憶領域magic1に書き込む。

【0023】ついで、magiclに書き込まれたブロック1 のマジックナンバが0x12345678であるか否かを確認する (ステップS6)。ブロック1のマジックナンバが正し い値であると(上記0x12345678に等しい)、ステップS 8に進み、マイクロプロセッサ12aはブロック1のシ ーケンシャルナンバを読み出して、記憶領域seq1に書き 込む。また、マジックナンバが正しい値でない場合には (上記0x12345678に等しくない)、記憶領域seq1に0を 書き込み、ステップS9に進む。ステップS9におい て、マイクロプロセッサ12 a はseq0とseq1の値を比較 し、seq0の値がseq1の値より小さい場合には、ブロック 0を消去して(ステップ10)、データをブロック0に 書き込む(ステップS11)。そして、ブロック1のシ ーケンシャルナンバseq1の値に1を加えて、ブロック0 のシーケンシャルナンバ格納域に格納する(ステップS 12)。さらに、ブロック0のマジックナンバ格納域に マジックナンバ (=0x12345678) を書き込み (ステップ S 1 3) 処理を終了する。

【0024】また、seq0の値がseq1の値より大きい場合には、ブロック1を消去して(ステップ14)、データをブロック1に書き込む(ステップS15)。そして、ブロック1のシーケンシャルナンバseq0の値に1を加えて(ステップS16)、ブロック1のシーケンシャルナンバ格納域に格納する。さらに、ブロック1のマジックナンバ格納域にマジックナンバ(=0x12345678)を書き込み(ステップS17)、処理を終了する。上記のようにして、フラッシュメモリ12cにシステム構成要素の数や種類に関するデータが書き込まれると、システムの起動等の際、システム制御装置12のマイクロプロセッサ12aは、上記フラッシュメモリ12cに書き込まれたデータを読み出し、その情報等にしたがって演算装置13等に制御インタフェース12dを介して制御信号等を送出する。

【0025】図10はフラッシュメモリ12cに書き込まれたデータを読み出す際の処理を示すフローチャートである。データの読み出し時、まず、マイクロプロセッサ12aは、フラッシュメモリ12cのプロック0のマジックナンバを読み出して記憶領域magic0に書き込む

(図10のステップS1)。ついで、magic0に書き込まれたプロック0のマジックナンバが0x12345678であるか否かを確認する(ステップS2)。プロック0のマジックナンバが正しい値であると(上記0x12345678に等し

い)、ステップS4に進み、マイクロプロセッサ12aは、ブロック0のシーケンシャルナンバを読み出して、記憶領域seq0に書き込む。また、マジックナンバが正しい値でない場合には(上記0x12345678に等しくない)、マイクロプロセッサ12aの記憶領域seq0に0を書き込

10

マイクロプロセッサ 1 2 a の記憶領域seq0に 0 を書き込み、ステップ S 5 に進む。

【0026】ステップS5において、ブロック1のマジックナンバを読み出して、記憶領域magic1に書き込む。ついで、magic1に書き込まれたブロック1のマジックナンバが0x12345678であるか否かを確認する(ステップS6)。ブロック1のマジックナンバが正しい値であると(上記0x12345678に等しい)、ステップS8に進み、マイクロプロセッサ12aはブロック1のシーケンシャルナンバを読み出して、記憶領域seq1に書き込む。また、マジックナンバが正しい値でない場合には(上記0x12345678に等しくない)、記憶領域seq1に0を書き込み、ステップS9に進む。

【0027】ステップS9において、マイクロプロセッサ12aはseq0とseq1の値を比較し、seq0の値がseq1の の値より小さい場合には、データをブロック1から読み出す。(ステップS10)。また、seq0の値がseq1の値より大きい場合には、データをブロック0から読み出す。 (ステップ11)

以上のように、マジックナンバによりデータの正さを確認しながら、シーケンシャルナンバによりデータの更新順序を確認し、フラッシュメモリの2つのブロックに交互にデータを書き込むとともに、フラッシュメモリの2つのブロックから交互にデータを読み出すことにより、電源断になってもデータが失われたり、破壊されることがない。

[0028]

【発明の効果】以上説明したように本発明においては、フラッシュメモリの各ブロックにデータが有効であることを示すマジックナンバと、データの書き込み履歴を示すシーケンシャルナンバを示すへッダ領域を設け、各ブロックのマジックナンバと、シーケンシャルナンバを調べ、一つの記憶すべきデータ単位をフラッシュメモリの2つのブロックに交互に書き込み、データ読み出し時、2つのブロックに格納されたデータ単位の内、正常によっのブロックに格納されたデータ単位の内、正常にとひみが行われた最新のデータ単位を読み出すようにしているので、いかなるタイミングにおいても装置の電源断によって情報が失われることがない。また、フラッシュメモリのデータ更新中であった場合には、更新が失敗するだけであり、以前に書き込まれた情報がなくなってしまったり、あるいは不正な値になってしまうことがない。

【図面の簡単な説明】

【図1】本発明の原理構成図である。

【図2】本発明における書き込み/読み出し動作を説明 50 する図(その1)である。

【図3】本発明における書き込み/読み出し動作を説明 する図(その2)である。

【図4】本発明における書き込み/読み出し動作を説明 する図(その3)である。

【図5】本発明における書き込み/読み出し動作を説明する図(その4)である。

【図6】本発明における書き込み/読み出し動作を説明する図(その5)である。

【図7】本発明における書き込み/読み出し動作を説明 する図(その6)である。


【図8】本発明の実施例のシステムの構成を示す図であ ス

【図9】本発明の実施例の書き込み/読み出し処理を示す図(その1)である。

【図10】本発明の実施例の書き込み/読み出し処理を示す図(その2)である。

【図1】

本発明の原理構成図




【符号の説明】

	1	フラッシュメモリ
	2	消去・書き込み手段
	3	マジック・ナンバ検査手段
	4, 4', 6	セレクタ手段
	5	比較手段
	1 0	計算機システム
	1 1	ホスト計算機
	1 2	システム制御装置
0	1 2 a	マイククロプロセッサ
	1 2 b	ホストインタフェース
	1 2 c	フラッシュメモリ
	1 2 d	制御インタフェース
	1 3	演算装置
	1 4	ネットワーク装置
	1 5	I/O装置

【図2】

木発明における杏き込み/読み出し動作を説明する図(その1)





【図3】

【図4】

木発明における書き込み/読み出し動作を説明する図(その 2)

本発明における音き込み/読み出し動作を説明する図(その3)







【図5】

【図6】

本発明における書き込み/読み出し動作を説明する図(その 4)

本発明における書き込み/読み出し動作を説明する図(その5)






【図7】


本充明における書き込み/読み出し動作を説明する図(その6)

【図8】

本発明の実施例のシステムの権成を示す図



【図9】



【図10】

木発明の実施例の書き込み/読み出し処理を示す図(その1)

本発明の英施例の書き込み/読み出し処理を示す図(その2)

